А   Б  В  Г  Д  Е  Є  Ж  З  І  Ї  Й  К  Л  М  Н  О  П  Р  С  Т  У  Ф  Х  Ц  Ч  Ш  Щ  Ю  Я 


Елемент - збіг

Елемент збіги, що виконує функцію логічного множення, видає на виході імпульс тільки в тому випадку, якщо одночасно на всі входи будуть подані сигнали. Варіант елемента І з двома входами показаний на фіг. Елемент І, принципова схема якого показана на фіг.

Відповідно до цих рівняннями побудований дешифратор, зі стоїть з 10 елементів збігу Іг - і10 і 13 елементів розд (лення ІЛІг - ІЛІ13 виконаних на 10 опорах і 8 діодах. В іншому покажчик нічим не відрізняється від предидз ного.

Функціональна схема регістра на електронних тригерах. | Функціональна схема передачі парафазних кодових сигналів. Видачу прямого або зворотного коду числа з регістра здійснюють за допомогою двох систем елементів збігу Я. За сигналом В1 видачі прямого коду числа з регістра через схеми Я2 на вихід пройдуть прямі значення сигналів коду, що зберігається в регістрі, н в кожному розряді на виході буде вироблений сигнал г - ХГ.

Перетворений код у вигляді комбінації потенціалів одиничного і нульового рівнів подається на вхід елементів збігу регістра.

Кожен двійковий розряд складається з основного тригера Ті і допоміжного Тг, з'єднаних елементами збіги.

При прийомі сигналів на ДП блок ЛБ забезпечує подачу одного з керуючих напруг на елемент збігів СС, дешіфрірующій передачі ТЗ. Сигнал з будь-якого напрямку надходить через ЛБ на загальну групу частотних виборців ЕФ і відповідний індивідуальний приймально-преобразо-сті блок ППБ.

Відповідно до рівняннями (IV-3) виконаний діодний дешифратор, що складається з 10 елементів збігу І х - і10 і 9 елементів поділу або1 - ІЛІ9 які зібрані на 10 опорах і 51 діоді. Технічні характеристики покажчика приблизно такі ж, як і у попереднього.

Відповідно до рівняннями (IV-4) побудований матричний дешифратор, що складається з 14 елементів збіги І - іи і 13 елементів поділу ІЛІг - ІЛІ13 виконаний на 14 опорах і 69 діодах.

При виході параметра із зони регулювання на один з входів вузла пам'яті 1 2с елементів збігу 4 або 5 надходить сигнал 1 який потім дозволяє тимчасової осередку 14 почати відлік інтервалу регулювання. Відповідно до цих імпульсами з виходів елементів 13 або //подаються команди на зміну продуктивності.

При подальшому перетворенні чисел від 5 до 9 тригер ТГВ встановлюється в нульовий стан, елемент збігу If12 збуджується, і на вхід тригера Тг4 надходить одиничний потенціал. Таким чином, за допомогою блоку зв'язку інвертується значення четвертого розряду числа наступного молодшої декади.

Схема вузла уповільнення при підйомі кабіни. Різві і на деблокування реле прискорення (РУ) необхідно, щоб на все три входи елемента збігу надійшли поодинокі імпульси.

При двошвидкісних ліфтах замість блоків зупинки діють блоки уповільнення, а сигнал на точну зупинку видається датчиком точної зупинки з елементів збігу при наявності сигналів селекції і виклику або наказу з даного поверху. Точно так же в блок БВН надходять сигнали про місцезнаходження кабіни. В результаті після отримання першого сигналу вибирається напрямок руху, яке утримується в пам'яті до виконання всіх наказів і попутних викликів.

Дешифратор, що перетворює двійковій-десятковий код з вагами розрядів 8 - 4 - 2 - 1 в десятковий, виконаний на елементах збігу І.

Система складається з 3 елементів: елементи заборони (вентиля неспівпадання), к-рий використовується в схемах як запам'ятовуючий елемент; елемента збігу, к-рий дає можливість гнучкого побудови логічний. ЦВМ можна будувати різні пристрої вирахує, техніки і дискретної автоматики в рухомому варіанті, що працюють в умовах механічні.

Знаходження мінімальних диз'юнктивних нормальних форм для вихідних функцій булевих багатополюсників надзвичайно корисно не тільки для синтезу описаних вище двоступеневих схем на елементах збігу і поділу, а й для синтезу схем на вентильних елементах, званих зазвичай просто вентилями.

Блок управління складається з трипозиційного дворядного перемикача Пг, 772 инвертирующих елементів млості, НЕ8 генератора тактових сигналів ГС з елементами збіги І та поділу АБО. Блоки перетворювача з'єднуються між собою за допомогою штепсельних роз'ємів. так ж включається і перетворювач в схему.

Блок регістра з логікою, керуючий роботою компенсатора відповідно до сигналів з блоку управління і нульового органу і видає двійковий код, еквівалентний величині перетворюється напруги Ux, складається з критичного регістра ТГГ - Тг10 з елементами збіги на вході Іг - І2о, індикаторних підсилювачів У.

. Імпульси з виходу підсилювачів управляють тригером 1 на виході якого виходять прямокутні імпульси напруги, тривалість яких залежить від величини вимірюваної фази ФГ і частоти /ж досліджуваних напруг. Прямокутні імпульси управляють елементом збіги - 7 на вхід якого надходять гострі імпульси високої частоти /0 від стабілізованого генератора. На виході елемента збігу 1 видаються пачки імпульсів.

Коди по каналах зв'язку зазвичай передаються в послідовному вигляді. Перетворювач складається з регістра, що зрушує з елементами збіги на вході і блоку управління. 
Вихідний потенціал Тгпр буде подаватися на потенційний вхід елемента збігу Я2 на другий вхід якого через ЛЗ надходять імпульси від ГІ. Час затримки Л3г вибирається трохи більше сумарного часу спрацьовування датчика рефлексного коду і тригера Тгпр, для того щоб до моменту приходу імпульсу на Іz тригер Тгпр змінив свій стан під дією імпульсу рефлексного коду.

Схеми блоків уповільнення наведені в умовних позначеннях елементів логіки. Поодинокі сигнали імпульсів селекції ТІС, наказів і викликів вгору надходять на два входи елемента збігу 8 на третій вхід якого надходить сигнал руху вгору.

Зсувний регістр зібраний на потенційних тригерах ТГГ - ТГВ і Тг[- Тг 3, соединенных между собой через элементы совпадения. Блок управления состоит из инвертирующих элементов HEt - НЕ, генератора сигналов ГС, элементов совпадения Иг, Hz и триггера цикла Ггц.
Преобразователь рассчитан на преобразование десятиразрядного кода. После поступления от генератора десятого импульса на двоично-десятичный счетчик с коэффициентом пересчета, равным 10, с выхода элемента совпадения И3 будет выдан импульс, который через элемент НЕ установит Тгу и счетчик в нулевое состояние.
Функциональная схема си -[IMAGE ]Перехідні процеси в їм-стеми управління імпульсного ис - пульсная джерелі живлення при подточніка ключении його до мережі. Сигнал з виходу формувача тривалості імпульсів надходить на вхід логічного елемента & 4. За наявності дозволяючого сигналу, що надходить з формувача тривалості паузи на другий вхід елемента & 4 з його виходу знімається сигнал, який через підсилювач У надходить на другі входи елементів збігу & lt & 2 & 3. Якщо на якихось входах елементів збігу з'являються сигнал синхронізації і імпульс з виходу підсилювача, то на виході цього елемента виникає сигнал, який керує відповідним елементом пам'яті 7 Т2 або 7V Елементи пам'яті з'єднані таким чином, що забезпечують управління силовими тиристорами в строго визначеної послідовності .

Імпульси з виходу підсилювачів управляють тригером 1 на виході якого виходять прямокутні імпульси напруги, тривалість яких залежить від величини вимірюваної фази ФГ і частоти /ж досліджуваних напруг. Прямокутні імпульси управляють елементом збіги - 7 на вхід якого надходять гострі імпульси високої частоти /0 від стабілізованого генератора. На виході елемента збігу 1 видаються пачки імпульсів.

Блок-схема цифрового частотоміра для вимірювання середнього значення частоти показана на фіг. Напруга вимірюваної частоти fx подається на формуючий підсилювач ФУ, де воно перетворюється в гострі імпульси. В кінці прямокутного імпульсу елемент збігу закривається, і надходження імпульсів на лічильник припиняється.

Сигнал з виходу формувача тривалості імпульсів надходить на вхід логічного елемента & 4. За наявності дозволяючого сигналу, що надходить з формувача тривалості паузи на другий вхід елемента & 4 з його виходу знімається сигнал, який через підсилювач У надходить на другі входи елементів збігу & lt & 2 & 3. Якщо на якихось входах елементів збігу з'являються сигнал синхронізації і імпульс з виходу підсилювача, то на виході цього елемента виникає сигнал, який керує відповідним елементом пам'яті 7 Т2 або 7V Елементи пам'яті з'єднані таким чином, що забезпечують управління силовими тиристорами в строго визначеної послідовності .

Структурна схема пристрою ПУ ГРАНІТ. Цей код інтерпретується як адреса другого і третього лінійних блоків, з'єднаних через транзитну лінію зв'язку з адресованим (або ще одним проміжним) КП. Інформація в обраний другий або третій лінійний блок направляється через другий елемент збігу І.

Зсувний регістр може бути виконаний також і на динамічних тригерах. Принципова схема такого регістра показана на фіг. Регістр складається з динамічних тригерів ДТГ - ДТ3 ліній затримки ЛЗ, елементів збігу Вг і розбіжності Вг. Лінії затримки включені в ланцюзі зворотного зв'язку тригера.

Загальна помилка фазометра визначається схемними похибками і похибкою дискретності. Похибка дискретності першого перетворення виникає від некратний проміжку часу, пропорційного вимірюваній фазі, і періоду стабільної частоти. Кратність частот не виключає цієї похибки, так як причиною її виникнення може служити несінфазность надходження імпульсів на елемент збігу.

Загальна похибка фазометра визначається схемними похибками і похибками дискретності. Похибка дискретності першого перетворення виникає від некратний проміжку часу, пропорційного вимірюваній фазі, і перепаду стабільної частоти. Кратність частот не виключає цієї похибки, так як причиною її виникнення може служити несінфазность надходження імпульсів на елемент збігу.

Принцип роботи перетворювача полягає в наступному. Перетворений одиничний код подається на вхід елемента млості. З надходженням сигналу управління Uynp від зовнішнього програмують пристрою на нульову шину лічильник встановлюється в нульове положення і сигнали одиничного коду у вигляді негативних потенціалів величиною 6 - 10 в через інвертують елементи HE-L і НЕ2 подаються на входи елементів збігу тригерів основного і допоміжного рядів.