А   Б  В  Г  Д  Е  Є  Ж  З  І  Ї  Й  К  Л  М  Н  О  П  Р  С  Т  У  Ф  Х  Ц  Ч  Ш  Щ  Ю  Я 


Формування - адреса - команда

Формування адреси команди при цьому зводиться до простого збільшення на одиницю відповідного лічильника. Встановлений порядок вибірки команд змінюється по спец. Другий варіант застосовується при цнкліч. ЗУ, оскільки при цьому забезпечується можливість оптнм.

Операційний блок виконує операції формування адрес команд і операндів, логічні і арифметичні операції, зберігання операндів і результатів. блок МПУ виробляє послідовність мікрокоманд в залежності від коду прийнятої команди. Блок БПр виконує облік і попередню обробку зовнішніх і внутрішніх запитів на переривання обчислювального процесу. Інтерфейсний блок організовує обмін інформацією між МП і пристроями, розташованими на системній магістралі, здійснює арбітраж при операціях ПДП, формує послідовність керуючих сигналів. Блок СМ пов'язує внутрішню магістраль МП з зовнішньої, управляє підсилювачами прийому та видачі інформації на суміщені висновки адрес і даних. Мікропроцесор містить вісім 16-розрядних РОН, призначених для виконання різних функцій. Регістри загального призначення можуть виконувати функції накопичувальних і індексних регістрів, регістрів Автоінкрементний і автодекрементной адресації, покажчиків стека. Їх можна використовувати для вибірки операндів - і записи результатів при виконанні арифметико-логічних операцій аналогічно осередків пам'яті і регістрів зовнішніх пристроїв. 
Лічильник команд СЧК призначений для формування адрес команд, розміщених в осередках ОП з послідовними адресами. У кожному циклі до вмісту СЧК додається одиниця, тому адреси команд представляють собою звичайну послідовність чисел. Вміст СЧК передається на початку кожного циклу в кодові шини адреси КША для вибірки з ВП коду чергової команди. У СЧК інформація може заноситися також і безпосередньо з пульта управління ПУ.

Лічильник команд СЧК призначається для формування адрес команд, розміщених в осередках оперативної пам'яті ОП з по-ледовательно адресами. У кожному циклі до вмісту лічильника команд додається одиниця, тому адреси команд представляють собою звичайну послідовність чисел. Вміст СЧК передається на початку кожного циклу в кодові шини адреси КША для вибірки з ВП коду чергової команди. У СЧК інформація може заноситися також і безпосередньо з пульта управління ПУ.

Пристрій входить до складу всіх модифікацій універсального процесора і призначене: для формування адрес команд; виконання всіх дій при встановленні зв'язку з головною пам'яттю; прийому слів з командної інформацією і формування з кодів необхідних команд; прийому кодів мікрооперацій; прийому або формування сигналів умов, необхідних для виконання мікропрограм відпрацювання команд, формування контрольних розрядів для інформації, яка видається в головну пам'ять; індикації вмісту найбільш важливих регістрів універсального процесора, осередків головною пам'яті, а також різних сигналів, що характеризують стан процесора в даний момент.

Пристрій прийому і передачі інформації складається з блоків прийому та перевірки інформації, формування адрес команд і блоку генераторів. Досвід показує, що при виготовленні доцільно перевірити працездатність цих функціональних блоків (наприклад, це необхідно для блоку прийому і перевірки інформації), а потім, використовуючи пристрої УЗД, УОТІ і КП, перевірити працездатність самого УПП.

За організації порядку виконання команд - на машини з природ. Формування адреси команди при цьому зводиться до простого збільшення па одиницю відповідного лічильника. Встановлений порядок вибірки команд змінюється по спец. Другий варіант застосовується при циклич. ЗУ, оскільки при цьому забезпечується можливість оптим.

Обчислювач кожного блоку має арифметико-логічний вузол (АЛУ), ПЗУ, ОЗУ, вузол синхронізації, інтерфейс і вузол переривань. АЛУ призначений для виконання арифметичних і логічних дій над операндами і формування адрес команд і операндів. ПЗУ обсягом до 20 К 16-розрядних слів служить для зберігання незмінних при експлуатації системи ЧПУ програм математичного забезпечення. При зверненні до ПЗУ можливо тільки читання інформації.

В процесі роботи мікропроцесор виробляє звернення до пам'ять за командами і операндами. Мікропроцесор КР1810ВМ86 забезпечує адресацію до 1 Мбайт пам'яті. Формування адреси команд і операндів здійснюється за допомогою суматора адреси, регістрів адреси команди і операнда, сегментних регістрів. Суматор адреси виробляє обчислення 20-розрядної фізичної адреси команд і операндів шляхом зсуву базової адреси сегмента, що зберігається у відповідному сегментному регістрі, і складання його з величиною зміщення, що знаходиться в регістрі адреси. При обчисленні адреси команди використовуються вміст регістра сегмента коду і регістра адреси команди, при обчисленні адреси операнда - вміст регістра сегмента даних (або додаткового сегмента) і регістра адреси операнда.

Після виконання даної операції лічильник команд додає одиницю до номера попередньої команди і таким чином виробляє номер наступної команди, яку необхідно отримати з ОП і занести в регістр черговий команди. Такий спосіб формування адреси наступної команди називається природним. В цьому випадку команди програми розміщуються в оперативній пам'яті в порядку їх виконання. При примусовому способі формування адреси команд адреса наступної команди задається в адресній частині попередньої команди.

Покажчики та індексні регістри можуть брати участь в більшості арифметичних і логічних операцій. Регістри SP, SI і DI також неявно використовуються в деяких командах: операції зі стеком, операції з рядками. В процесі роботи мікропроцесор виробляє звернення до пам'ять за командами і операндами. Мікропроцесор КР1810ВМ86 забезпечує адресацію до 1 Мбайт пам'яті. Формування адреси команд і операндів здійснюється за допомогою суматора адреси, регістрів адреси команди і операнда, сегментних регістрів. Суматор адреси виробляє обчислення 20-розрядної фізичної адреси команд і операндів шляхом зсуву базової адреси сегмента, що зберігається у відповідному сегментному регістрі, і складання його з величиною зміщення, що знаходиться в регістрі адреси. При обчисленні адреси команди використовуються вміст регістра сегмента коду і регістра адреси команди, при обчисленні адреси операнда - вміст регістра сегмента даних (або додаткового сегмента) і регістра адреси операнда.