А   Б  В  Г  Д  Е  Є  Ж  З  І  Ї  Й  К  Л  М  Н  О  П  Р  С  Т  У  Ф  Х  Ц  Ч  Ш  Щ  Ю  Я 


Вхід - логічна схема

Входи логічних схем необхідно захищати низькочастотними ЯС-фільтрами.

Умовне графічне позначення КР580ВН59. | Структурна схема К. Р580ВН59. На вхід логічного схеми читання (запису) ЛЧТ /ЗП подаються сигнали АТ, W-R і ЯЖ Сполучення цих сигналів дозволяють записати команди в різні регістри мікросхеми, а також вважати вміст регістрів ПКП на - шину даних.

Потенційні сигнали на вхід імпульсно-потенційної логічної схеми подаються або безпосередньо з виходів тригера або з виходу логічного піраміди, побудованої на виходах тригерів за допомогою схем і й чи. Вентилі є діодні логічні схеми позитивних сигналів, які зазвичай керують емітерний повторювачем, навантаженим на входи імпульсно-потенційних логічних схем (фіг. Вихідні рівні емітерного повторювача відрізняються лише на 0 1 - 0 2 в від рівня вхідних сигналів схеми і так як падіння напруги на діоді в прямому напрямку майже дорівнює падінню напруги на переході база - емітер транзистора. Якщо емітерний повторювач навантажує схему або, то падіння на діоді і падіння на переході база - емітер знаходяться у фазі але так як справжні вхідні сигнали мають амплітуду - 5 в, дане падіння напруги становить дуже невеликий відсоток загальної амплітуди, і їм можна знехтувати.

Залежність виходу від входу логічної схеми виражається умовою роботи машини, алгебраїчно або таблицею станів.

Визначається максимальне число входів логічної схеми.

Поняттю логічної змінної відповідає вхід логічного схеми, на який може бути поданий (або не подано) командний сигнал.

Як правило, на один з входів логічної схеми подаються вузькі синхронизирующие імпульси, тривалість яких повинна бути достатньою тільки для спрацьовування тригера. Період повторення значно перевищує їх тривалість. запускаючий транзистор в проміжок між синхронізуючими імпульсами закритий, і тригер запам'ятовує, з виходу будь логічної схеми був поданий останній запускає імпульс, синхронний в часі.

При одночасному прихід відповідних сигналів на два входи логічної схеми на її виході з'являються сигнали впізнання, які коригують симетричний тригер і переводять асинхронний тригер в стан, коли колір і режекциі по контактам 1011 мікроскладення 2D3 включені. ці імпульси впізнання, що подаються на симетричний тригер, служать для корекції його роботи, якщо стався збій фази. При правильній фазі імпульси корекції не впливають на роботу тригера.

Принципова електрична схема комутатора 4 - 01. діоди. VD1 VD2 VD4 - КД209А. VD3 - К. С216Ж. конденсатори. С1 - 10 мкФ. С2 - 0 1 мкФ. СЗ - 0047 мкФ. С4 - 57 мкФ. С5 - 0047 мкФ. С5 - 1 МКФ. С7 - 0 1 мкФ. резистори Л /- 8 2 кОм. R2 - 2 кОм. /. 3 - 47 кому. Я4 - 1 кОм. Я5 - 47 кому. Я6 - 1 кОм. R7 - 62 Ом. RS - 10 Ом. 9 - 1 кОм. RIO - 82 кОм. транзистори. VTt, VT2 - КТ630Б, VT3 - КТ848А. VTt), який пов'язаний з одним із входів логічної схеми І-НЕ. При появі високого - рівня на одному з входів І-НЕ на його виході формується низький рівень сигналу, при якому вихідний транзистор закривається.

Коефіцієнт об'єднання по входу, який визначає максимальне число входів логічної схеми.

Рішення логічних рівнянь відповідає на питання: якими повинні бути входи логічної схеми для того, щоб вона мала певні виходи.

До аналіз режимів роботи диодной логічної схеми з об'єднаними. Очевидно, що т 1п, де п - число входів логічної схеми.

Відзначимо, що вихідні сигнали компаратора Ct і С2 надходять на вхід логічного схеми, що управляє ключами S0 S і S2 тобто роботою схеми вибору діапазонів вимірювання.

Імпульсна діаграма роботи ОС-3. Вхідні клапани відкриваються і високі рівні напруги з їх виходів надходять на вхід логічного схеми суматора. З виходу У2 (Р) високий рівень напруги надходить на лінію затримки і затримується нею на час, необхідний для подачі на вхід логічного схеми суматора наступних двійкових кодів 2-го старшого розряду.

Логічний компаратор. Для роботи більшості логічних пробників потрібні ті чи інші засоби зміни стану входів логічної схеми при одночасному контролі її виходу.

А негативні імпульси прямокутної форми диференціюються ланцюгом R2C2 і надходять на один з входів логічної схеми І.

Через диференціюються ланцюг, що складається з конденсатора і діода, негативні фронти імпульсів генератора надходять на один з входів логічної схеми І (діаграма ///) і проходять на її вихід, якщо в цей час на іншому вході схеми присутній сигнал негативної полярності. З виходу ФМ імпульси подаються на матрицю приймального розподільника.

Рах - п, розмір матриці управління, розмір дешифратора числа ділянок апроксимації, число ключів управління & i-i - & m і входів логічної схеми АБО, повністю визначаються параметрами апроксимації: довжиною і загальним числом ділянок апроксимації. При цьому оптимальними в зазначеному сенсі є такі параметри, які дозволяють моделювати функціональні залежності з мінімальним числом ділянок апроксимації. Таким чином, завдання оптимізації зводиться до мінімізації загального числа ділянок і виявлення зв'язку між параметрами апроксимації і похибкою перетворення, з одного боку, і схемними параметрами функціональних перетворювачів, з іншого боку.

ІПРМ спрацьовує нуль-індикатор ЕА1С включення першої секції; його вихідний сигнал XI, що надходить на вхід S записи тригера ST1 запам'ятовується і надходить на вхід логічного схеми D1 яка в момент надходження сигналу Х2 від елемента ЕК1 контролю напруги Uri на конденсаторах першої секції видає вплив yj на включення тиристор-ного вимикача першої секції конденсаторів. Після включення секції ЕА1С повертається, оскільки реактивна потужність компенсується, однак сигнал XI на виході тригера ST1 зберігається, секція залишається у включеному стані.

ІПРМ спрацьовує нуль-індикатор ЕА1С включення першої секції; його вихідний сигнал XI, що надходить на вхід 5 записи тригера ST1 запам'ятовується і надходить на вхід логічного схеми D1 яка в момент надходження сигналу Х2 від елемента ЕК1 контролю напруги Un на конденсаторах першої секції видає вплив У1 на включення тиристор-ного вимикача першої секції конденсаторів. Після включення секції ЕА1С повертається, оскільки реактивна потужність компенсується, однак сигнал XI на виході тригера ST1 зберігається, секція залишається у включеному стані.

Осередок РТЛ1 з регульованою величиною колекторного опору. | Осередок РТЛ1 з двоступінчастим побудовою. У систему входять логічні схеми АБО - НЕ в декількох варіантах, тригер, розряд регістра зсуву, полусумматор і розширювачі що підключаються для збільшення числа входів логічних схем.

Тимчасові діаграми роботи Стартостопні розподільника і регенератора. | Функціональна схема приймальної частини блоку телеграфного каналу апаратури ЧВТ. Групова послідовність сигналів (з лінійною швидкістю модуляції В - ПВ, де п - число каналів в системі Б4 - швидкість модуляції в кожному каналі) надходить на входи логічних схем І всіх п каналів. На другий вхід схеми І подають імпульси від групового розподільника прийому.

При подачі сигналу на вхід х установка одиниці (табл. 54) тригер приймає одиничний стан, в якому на його одиничному виході у встановлюється рівень напруги, відповідний наявності сигн-ала на вході логічного схеми (І або АБО), - робочий рівень сигналу, а на нульовому виході г /2 - рівень напруги, відповідний відсутності сигналу на вході логічних схем.

мікросхема 100НР400 є матрицею навантажувальних резисторів (чотири резистора з номіналами 500 Ом і чотири резистора з номіналами 800 Ом), які при відповідній комутації використовуються в якості навантаження на неузгоджених входах логічних схем серії.

Призначення висновків: 1 - вихід 1; 2-напруга живлення (- 1 /п); 3 - вхід 1 инвертирующего підсилювача; 4 - вхід 2; 5 - вхід 3 (додатковий до входу логічного схеми); б - неінвертуючий вхід 3; 7 -інвертірующій вхід 2; 8-напруга живлення (Un), 9 - загальний.

При подачі сигналу на вхід х установка одиниці (табл. 54) тригер приймає одиничний стан, в якому на його одиничному виході у встановлюється рівень напруги, відповідний наявності сигн-ала на вході логічного схеми (І або АБО), - робочий рівень сигналу, а на нульовому виході г /2 - рівень напруги, відповідний відсутності сигналу на вході логічних схем.

Крім того, до параметрів логічного інтегрального елемента відносяться: т - коефіцієнт об'єднання, що визначає число зовнішніх ланцюгів, які об'єднуються в даному елементі при виконанні логічної операції І або АБО (коефіцієнт т дорівнює числу входів елемента І в схемах І - НЕ або елемента АБО в схемах АБО - НЕ); п - коефіцієнт розгалуження, що показує, скільки входів однотипних логічних схем може бути приєднано до виходу даної ехеми. Коефіцієнт п відображає здатність навантаження інтегрального логічного елемента при його роботі на вхідні кола декількох однотипних про них вузлів.

При передачі кольорової програми синій цветоразностного сигнал через конденсатор 2С37 резистор 2R35 надходить на контур 2 (L13 С41), налаштований на полустрочную частоту. Одночасно на другий вхід логічного схеми з кадрового мультивибратора подаються негативні імпульси.

У схемі на рис. 14.8 доюди Шотткі використовуються для фіксації вихідних сигналів вентилів инжекционного типу. Ці діоди обмежують амплітуду сигналів, що подаються на вхід логічних схем, і зменшують час перемикання, яке мало б місце при надмірно великій амплітуді сигналів. Застосування фіксуючих діодів Шотткі дозволяє збільшити швидкість перемикання инжекционного вентиля приблизно в 5 - 6 разів.

Автоматичні розпізнавання і розгалуження до конкретної комірки пам'яті що зазвичай передбачається в структурах пріоритетного переривання, можуть бути виконані так, як показано на фіг. З регістра стану, який був описаний при обговоренні попередньої фігури, сигнали подаються на вхід логічного схеми кодування адреси.

Потенційні сигнали на вхід імпульсно-потенційної логічної схеми подаються або безпосередньо з виходів тригера або з виходу логічного піраміди, побудованої на виходах тригерів за допомогою схем і й чи. Вентилі є діодні логічні схеми позитивних сигналів, які зазвичай керують емітерний повторювачем, навантаженим на входи імпульсно-потенційних логічних схем (фіг. Вихідні рівні емітерного повторювача відрізняються лише на 0 1 - 0 2 в від рівня вхідних сигналів схеми і так як падіння напруги на діоді в прямому напрямку майже дорівнює падінню напруги на переході база - емітер транзистора. Якщо емітерний повторювач навантажує схему або, то падіння на діоді і падіння на переході база - емітер знаходяться у фазі але так як справжні вхідні сигнали мають амплітуду - 5 в, дане падіння напруги становить дуже невеликий відсоток загальної амплітуди, і їм можна знехтувати.

Вхідні клапани відкриваються і високі рівні напруги з їх виходів надходять на вхід логічного схеми суматора. З виходу У2 (Р) високий рівень напруги надходить на лінію затримки і затримується нею на час, необхідний для подачі на вхід логічного схеми суматора наступних двійкових кодів 2-го старшого розряду.

Компаратор на операційному підсилювачі. У деяких випадках, якщо частотні вимоги не надто великі можна в якості компаратора використовувати звичайний тип операційного підсилювача, однак потрібно забезпечити переклад вихідного рівня (15 В) на логічний. Простий спосіб обмеження сигналу полягає в створенні падіння напруги на опорі за допомогою стабілізуючого (опорного) діода 5 В, підключеного паралельно входу логічної схеми. Значення обмеженого сигналу в цьому випадку коливається від - 0.5 В до 5 В, що при певних умовах цілком прийнятно.

Структурна схема системи управління збудником з роздільним керуванням випрямними групами. Для зменшення впливу пульсацій на статичні характеристики збудника без погіршення його динамічних характеристик доцільно на вході переключающей схеми включати згладжує фільтр. Так як його постійна часу на кілька порядків менше постійної ланцюга збудження, він не буде впливати на процес перемикання при реверсі струму: сигнал на вході логічного схеми встановиться раніше, ніж спаде ток в працювала групі. Запізнення в канал регулювання напруги (канал фазового управління) при цьому не вноситься.

Структурна схема лічильника подільника. Так як лічильник-дільник працює на основі двійкового коду, а кроковий дільник - на основі унітарного коду, то введена додаткова схема для поєднання подільника лічильника з кроковим дільником. За допомогою додаткової схеми здійснюється перехід від запису чисел в двійковому лічильнику в прямому коді до запису в зворотному коді (і зворотний перехід) без передачі помилкових імпульсів на вхід логічного схеми управління кроковим двигуном.

Сигнал СЗ подається на входи двох логічних схем І. Проходження сигналу СЗ по одному або іншому каналу залежить від його високого (дозволяє) рівня на входах схеми І. Сигнал РК подається на вхід логічних схем І безпосередньо і через інвертор, забезпечуючи тим самим почергове включення каналів .

Далі визначають обмеження на опору джерел сигналів, пов'язані з необхідним обмеженням розкиду нульового або одиничного рівня сигналу. Для цього знаходять різницю струмів в гілках схеми при різних комбінаціях вхідних сигналів, що відповідають одному і тому ж станом вихідної величини. Ставлення допустимого напруги розкиду до отриманої різниці струмів дає загальне допустимий опір в ланцюзі входу логічної схеми. Віднімаючи із загального опору опір проводить діода, визначають допустиму величину опору джерела вхідного сигналу.

У емітерний повторювачі вхід безпосередньо пов'язаний з виходом через малі опору емітерного переходу і бази. В результаті будь-яка зміна напруги на виході практично повністю передається на вхід. На практиці це може призвести до ненадійної роботи або помилкового спрацьовування інших схем, підключених до того ж джерела сигналу, особливо при роботі повторювача в ланцюгах управління входами логічних схем ЕОМ.

останні відкриваються шинами номерів тих інтеграторів, на вхід яких потрібно подати кодовий імпульс, що зберігається в регістрах. Так як порядок кодових імпульсів в осередках регістра відомий, то для їх вибірки досить подати на один з входів вентилів В9 номер відповідного розряду Pi - Pn-i - Вихід вентилів В9 які дозволяють вибірку кодових імпульсів з регістрів, може бути використаний як сигнал для заборони вибірки імпульсів переповнень з лінії поточних переповнень попередньої схеми. Крім описаних вище схем, для запам'ятовування імпульсів переповнень інтеграторів в процесі обчислень в машині необхідно здійснити збереження і вибірку імпульсів з лінії A S і від зовнішніх імпульсних каналів на вхід логічних схем, здійснюваних машиною.

Зазначені групи ЛЕ є у всіх логічних СУ автоматичних машин. Існують також і інші ЛЕ, що застосовуються в окремих системах і виконують специфічні функції. Це в першу чергу елементи пам'яті (ЕП), що запам'ятовують вхідний сигнал fj і зберігають вихідний сигнал г; до приходу наступного сигналу /77 Ці ЕП отримують сигнал від логічної схеми СУ і подають вихідний сигнал Zj на вихідні ЛЕ або на вхід логічного схеми.

Електрична схема, яка є частиною логічної системи і часто звана логічним пристроєм. Логічна схема необхідна для вироблення певних довічних вихідних сигналів у відповідь на певні виконавчі вхідні сигнали. Вона може бути реалізована за допомогою логічних вентилів (L. Однак входи логічних схем можуть бути представлені і як адресні входи ПЗУ (R.

На рис. 159 дана функціональна схема електронної частини одного з варіантів пристрою. Електричний сигнал FBX, одержуваний з фотодатчика, через повторювач надходить на вхід підсилювача, навантаженням якого служить диференціюються ланцюг. Продиференціювали сигнал УДІф подається на підсилювач з автоматичним регулюванням посилення, а потім на вхід тригера Шмітта. Отримана послідовність імпульсів Уш надходить на вхід логічного схеми. Логічна схема складається з лічильника, схеми збігу і схеми скидання і побудована так, що виділяє часовий інтервал т, що відповідає розміру двох дифракційних максимумів.

Логічна схема збігів і утворена діодами Дт. При появі сигналів негативної полярності на входах схеми і діоди замикаються. на базовому трансформаторі утворюється стрибок напруги. як забороняє входу може бути використаний будь-який діод. Один з входів логічної схеми може бути використаний для стробирования приходять імпульсів.

Конденсатор 47 пф створює певний додатковий зворотний струм бази для прискорення процесу виключення. Вихідний вузол може управляти входами емітерного повторювача або інвертора. В обох випадках загальний струм, притікає у вхідній вузол, коли він має напругу - 3 в, не повинен перевищувати допустимий струм через опір навантаження 2 4 кім. Цей допустимий струм складає зазвичай (10 - 3) /242 8 ма. Струм, притікає в вихідний вузол при напрузі - 3 в, є сумою, що складається з струму /з, величина якого відповідає максимальній робочій температурі що надходить від кожного транзистора самої логічної схеми, і струму, притікає в цей вузол від кожного з інверторів і емітерний повторювачів навантаження. Вхід инверторной логічної схеми віддає струм, рівний (3 - VВЕ) /2 + 2 або - 1 | 2 ма.

Особливістю даного ЗУПВ є організація процесів регенерації і зчитування. Так само як і в ЗУ 1103 для регенерації потрібні послідовно три тактових сигналу, в результаті чого на запам'ятовує конденсатор ЗЕ переноситься заряд, який є доповненням заряду, спочатку зберігався на конденсаторі. Іншими словами, при кожному черговому циклі регенерації інформаційний код, що зберігається в ЗЕ, інвертується. Оскільки в цьому випадку станом запам'ятовує конденсатора можна приписати певний код, то в кожен стовпець матриці ЗЕ, що містить 128 осередків, вводиться ще одна додаткова осередок. Вона не використовується для зберігання інформації, а служить індикатором стану; заряд у пам'яті великого об'єму конденсаторі цього осередку змінюється при кожному циклі регенерації. Разрядная лінія цього осередку підключена до входу логічного схеми виключає АБО, до другого входу якої підключена розрядна шина стовпчика. Управління логічною схемою здійснюється за допомогою тактового сигналу зчитування. Оскільки сигнал з будь-якого ЗЕ знаходиться або в фазі або в протифазі з сигналом осередки-індикатора, то сигнал на виході логічної схеми виключає АБО представляє справжнє значення, що зберігається. Таким чином, фактично запам'ятовує матриця складається з 32 стовпців, що містять по 129 осередків кожна.