А   Б  В  Г  Д  Е  Є  Ж  З  І  Ї  Й  К  Л  М  Н  О  П  Р  С  Т  У  Ф  Х  Ц  Ч  Ш  Щ  Ю  Я 


Лінія - синхронізація

Лінії синхронізації TTLTRG і ECLTRG використовуються для взаємної синхронізації модулів, встановлених у Крейт VXI. Вони є лініями загального призначення і по них передаються широкомовні сигнали, що формуються ІМС типу TTL і ECLвідповідно. Модулі можуть містити програмно керовану схему підключення до будь-якої з ліній синхронізації. При необхідності синхронізувати модулі, розташовані в різних Крейти VXI (в многокрейтовой системі VXI), необхідно застосовувати зовнішню схему буферизаціїсигналів синхронізації.

Причому лінія синхронізації може використовуватися в приймачі і передавачі для синхронної передачі даних або в передавачі тільки для асинхронної передачі даних. У табл. 2.26 показані варіанти використання контактів SSI і режимипередачі.

По лінії синхронізації видається сигнал генератора ЦП для стробування деяких вихідних сигналів з ПУ, а також для внутрішньої синхронізації в ПУ.

Структурна схема лінії колективного користування ІІС-2. Дані не прийняті - лінія синхронізації ЛКП.Вказує на стан прийому даних пристроями (пристроєм), підключеними до шини.

Структурна схема лінії колективного користування ІІС-2. Не готовий до прийому даних - лінія синхронізації ЛКП. Вказує на стан готовності пристроїв (пристрої),підключених до шини, для прийому даних.

Шина керування обміном включає в себе лінії синхронізації передачі інформації. В залежності від прийнятого принципу обміну (асинхронного, синхронного) число ліній може змінюватися від однієї до трьох. Асинхронна передачавідбувається за умови підтвердження приймаючим інформацію пристроєм готовності до прийому та завершується підтвердженням про прийом даних. При синхронній передачі темп видачі і прийому даних задається регулярної послідовністю сигналів.

Для передачіінформації зовнішнього пристрою процесор по лініях синхронізації і управління призводить потрібне ВУ в готовність, а потім виконує команду ПPЯМАЯ ЗАПИС. ВУ підтверджує прийом байта інформації видачею сигналу переривання.

Арбітр аналізує запити і по кожному зпозитивних фронтів лінії синхронізації видає сигнал дозволу задатчик, має старший пріоритет, причому кожному задатчика відповідає своя лінія дозволу. Задатчик, який отримав сигнал дозволу, за відсутності сигналу зайнятості шини по негативномуфронту лінії синхронізації посилає сигнал зайнятості шини і знімає сигнал запиту магістралі. Шина залишається зайнятою до тих пір, поки задатчик не закінчить звернення і по негативному фронту лінії синхронізації не зніме сигнал зайнятості.

МГц (існують АЦП зчастотою дискретизації до 1 ГГц), лінії синхронізації і зовнішнього запуску, а також гальванічну розв'язку по цифрових лініях.

В системі з багатьма задатчиками тільки один з задатчиків повинен видавати сигнали на лінію синхронізації.

Схеми зв'язку длякоаксіального кабелю при паралельному (а і послідовному (б узгодженні, а також при роботі на кабель з хвильовим опором 50 Ом (в. При друкованому монтажі лінії зв'язку сигналів синхронізації повинні бути віддалені від інформаційних ліній і від ліній синхронізаціїіншої фази на відстань не менше 2 5 мм. Лінії зв'язку від виходів мікросхем до елементів індикації рекомендується виконувати одиночними проводами, які можна укладати в джгут. Довжина лінії зв'язку в цьому випадку визначається з умови забезпечення максимально допустимогонапруги, прикладеної до виходу мікросхеми.

Схеми зв'язку для коаксіального кабелю при паралельному (а і послідовному (6J узгодженні, а також при роботі на кабель з хвильовим опором 50 Ом (в.

При друкованому монтажі лінії зв'язку сигналів синхронізаціїповинні бути віддалені від інформаційних ліній і від ліній синхронізації іншої фази на відстань не менше 2 5 мм. Лікіно зв'язку від виходів мікросхем до елементів індикації рекомендується виконувати одиночними проводами, які можна укладати в джгут. Довжина лінії зв'язку в цьомувипадку визначається з умови забезпечення максимально допустимого напруги, прикладеної до виходу мікросхеми.

Схема зв'язку елементів серії К155 (КМ155 через коаксіальний кабель. | Схема керованого генератора серії імпульсів на елементах І. | Схема керованогогенератора серії імпульсів на елементах АБО. Лінії зв'язку для передачі сигналів синхронізації при друкованому монтажі повинні бути віддалені від інформаційних ліній і від ліній синхронізації іншої фази на відстань не менше 2 5 мм або заекранірован земляним друкованимпровідником, сполученим із загальною землею в одній точці. Ширина друкованого екрануючого провідника повинна бути в 2 - 3 рази більше ширини провідника ланцюгів синхронізації, довжина ліній зв'язку повинна відповідати вищевикладеним умовами.

Інтерпретація байта стануканалів ПДП. Решту сигнали центрального процесора Intel 8085 (рис. 8.5) відтворені на рис. 8.20. Їх можна розділити на чотири категорії: сигнали управління переривань, лінії послідовних даних, лінії відновлення і лінії синхронізації.

Дистанційнапередача на сельсина складається з сельсина-датчика і сельсина-приймача, обмотки збудження яких підключені до загальної мережі живлення, а обмотки синхронізації включені зустрічно, так що при узгодженому положенні і повної ідентичності машин струм в лінії синхронізаціївідсутня.

Організація Загальною шини. | Спрощена тимчасова діаграма передачі даних з ведучого пристрою в ведене. | Спрощена тимчасова діаграма прийому даних з веденого пристрою в провідне. До складу магістралі входять 16 ліній передачі даних - Д[15: 00 ],Пліній передачі адреси - А[17: 00 ], Дві лінії управління У0 і Vi, дві лінії контролю парності передачі - Ко і кь лінія переривання - ПPЕPі лінії синхронізації провідного СГЗ і веденого СХИ модулів.

Інтерфейс містить наступні основні шини: 16 - 20 адресних ліній; 16 лінійданих; 8 паралельних ліній запиту переривань; лінію підтвердження переривання; лінію підтвердження передачі; лінії запису і читання з портів вводу-виводу; лінії запису та читання з пам'яті; лінії заборони ОЗУ або ПЗУ; лінію початкової установки; лінії синхронізаціїмагістралі; лінії входів і виходів пріоритетного дозволу доступу; лінії запиту магістралі; лінію заняття магістралі.

Магістраль управління інформаційним каналом ділиться на ряд шин. Шина керування обміном складається з ліній синхронізації передачі інформації.В залежності від прийнятого принципу обміну (асинхронного, синхронного) ліній може бути від однієї до трьох.

Програмна модель інтерфейсу SSI . БітиPМ7 -PМ0 визначають коефіцієнт розподілу дільника частоти генератора SSI . Вихід синхронізації бітівможе розташовуватися на лінії синхронізації передавача SCK і /або синхронізації приймача SCO. Також вихід синхронізації бітів може бути внутрішнім для використання синхронізації зсувних регістрів приймача і передавача.

Через відсутність стартового і степовихбіт приймач і передавач повинні мати загальний генератор синхронізації, інакше в потоці даних синхронізація приймача порушиться. Отже, в канал зв'язку необхідно ввести лінію синхронізації.

Архітектура МП Z80 фірми Zilog. На рис. 1.9 показана розводка контактівкорпусу МП. Є вісім ліній даних, 16 ліній адреси, 13 керуючих ліній, одна лінія синхронізації, одне напруга живлення і контакт заземлення.

Арбітр аналізує запити і по кожному з позитивних фронтів лінії синхронізації видає сигналдозволу задатчик, має старший пріоритет, причому кожному задатчика відповідає своя лінія дозволу. Задатчик, який отримав сигнал дозволу, за відсутності сигналу зайнятості шини по негативному фронту лінії синхронізації посилає сигнал зайнятості шиниі знімає сигнал запиту магістралі. Шина залишається зайнятою до тих пір, поки задатчик не закінчить звернення і по негативному фронту лінії синхронізації не зніме сигнал зайнятості.

У нашому прикладі (рис. 72.2) АТ 1 АВ ОВ 6 причому лінії синхронізації (одночасності)для годинників А зображені штрих-пунктиром, а для годинників В - штрихом.

Хоча тривалість такту становить 500 не (частота 2 МГц), але інформація стану, передана по 8-лінійної шині даних мікропроцесора, доступна в протягом малого інтервалу часу між системнимициклами синхронізації, що становить всього 50 не. За цей час проходить слово стану (8 біт) і змінюються логічні рівні в двох лініях синхронізації. Очевидно, що це можливо лише тоді, коли частота дискретизації (швидкодія аналізатора) буде не нижче 100 МГц.Тільки при таких співвідношеннях вдається зафіксувати неодновременіость приходу сигналів. МГц) тривалість зберігання вхідних або вихідних даних не перевищує 10 не. Тому для аналізу часових співвідношень між сигналами мікропроцесора і його периферійних мікросхем необхідні прилади з високою швидкодією.

У нашому прикладі (рис. 72.2) АТ 7 /45) 4 - ОВ 6 причому лінії синхронізації (одночасності) для годинників А зображені штрих-пунктиром, а для годинників В - штрихом.

Часове зрушення vn-ja завалу тактових імпульсів. Кажучи загалом, тактові входи яких цифрових мікросхем повинні завжди ретельно оброблятися. Наприклад, тактові лінії з шумом або дзенькотом повинні завжди очищатися за допомогою вентиля (можливо, з вхідним гістерезисом) до подачі на синхронізований кристал. У вас, ймовірно, виникали проблеми з лініями синхронізації, які надходили з іншого плати або з іншого логічного сімейства.

Лінії синхронізації TTLTRG і ECLTRG використовуються для взаємної синхронізації модулів, встановлених у Крейт VXI. Вони є лініями загального призначення і по них передаються широкомовні сигнали, що формуються ІМС типу TTL і ECL відповідно. Модулі можуть містити програмно керовану схему підключення до будь-якої з ліній синхронізації. При необхідності синхронізувати модулі, розташовані в різних Крейти VXI (в многокрейтовой системі VXI), необхідно застосовувати зовнішню схему буферизації сигналів синхронізації.

Арбітр аналізує запити і по кожному з позитивних фронтів лінії синхронізації видає сигнал дозволу задатчик, має старший пріоритет, причому кожному задатчика відповідає своя лінія дозволу. Задатчик, який отримав сигнал дозволу, за відсутності сигналу зайнятості шини по негативному фронту лінії синхронізації посилає сигнал зайнятості шини і знімає сигнал запиту магістралі. Шина залишається зайнятою до тих пір, поки задатчик не закінчить звернення і по негативному фронту лінії синхронізації не зніме сигнал зайнятості.

При зміні режиму комплексу ВК-2P-35 За ініціативою ЕОМ (програмно) передача байта стану з одного процесора в інший проходить наступним чином. Передавальний процесор виконує команду Прямий запис. При цьому на вихідні лінії синхронізації видаються сигнали, які для приймаючого процесора є сигналами зовнішнього переривання. Сприйнявши сигнали переривання, приймає процесор виконує команду Пряме читання. При цьому він видає на лінії синхронізації сигнали зовнішнього переривання для передавального процесора, за якими той визначає, що інший процесор отримав байт стану.